2015年 4月
-
ヘテロジニアス・コンピューティングのパイプライン化
この記事は、インテル® デベロッパー・ゾーンに公開されている「Heterogeneous Computing Pipelining」(https://software.intel.com/en-us/articles/h…
続きを読む -
#pragma SIMD を使用してループをベクトル化するための条件
この記事は、インテル® デベロッパー・ゾーンに公開されている「Requirements for Vectorizing Loops with #pragma SIMD」(https://software.intel.co…
続きを読む -
-
OpenMP* でベクトル化された並列ループを簡単に作成する
この記事は、Go Parallel に掲載されている「How to Create Vectorized, Multicore Loops in OpenMP with Ease」 (http://goparallel.s…
続きを読む -
オープンソース Python*、R、Julia ベースの HPC アプリケーションの高速化
インテル® コンパイラーとインテル® マス・カーネル・ライブラリー (インテル® MKL) によるパフォーマンスの向上 HPC コミュニティーでは、Python*、R、新しい Julia などのオープンソース言語に対する…
続きを読む -
インテル® VTune™ Amplifier XE によるマルチスレッド化とタスク解析
パフォーマンス向上の可能性を求める開発者は、実行のシリアルステージと並列ステージを組み合わせたパイプラインを構成できるアプリケーションのクラスを検討することがあるでしょう。その場合スレッドの管理には注意が必要です。インテ…
続きを読む