4月, 2015 | iSUS

ヘテロジニアス・コンピューティングのパイプライン化

2015年4月26日

この記事は、インテル® デベロッパー・ゾーンに公開されている「Heterogeneous Computing Pipelining」(https://software.intel.com/en-us/articles/h…
続きを読む

2015年4月25日

2015年 1月に米国ラスベガスで開催された CES 2015 のインテル社の講演「Software Tools for the Connected World」を翻訳したものです。インテル社の承認を得て、日本語での配信…
続きを読む

2015年4月22日

この記事は、インテル® デベロッパー・ゾーンに公開されている「Requirements for Vectorizing Loops with #pragma SIMD」(https://software.intel.co…
続きを読む

2015年4月21日

この記事は、インテル® デベロッパー・ゾーンに掲載されている「Requirements for Vectorizable Loops」の日本語参考訳です。
続きを読む

2015年4月13日

この記事は、Go Parallel に掲載されている「How to Create Vectorized, Multicore Loops in OpenMP with Ease」 (http://goparallel.s…
続きを読む

2015年4月1日

インテル® コンパイラーとインテル® マス・カーネル・ライブラリー (インテル® MKL) によるパフォーマンスの向上 HPC コミュニティーでは、Python*、R、新しい Julia などのオープンソース言語に対する…
続きを読む

2015年4月1日

パフォーマンス向上の可能性を求める開発者は、実行のシリアルステージと並列ステージを組み合わせたパイプラインを構成できるアプリケーションのクラスを検討することがあるでしょう。その場合スレッドの管理には注意が必要です。インテ…
続きを読む