2012年 3月
-
-
レイテンシーの長い命令の影響を特定する
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Identify Long Latency Instruction Impacts」の日本語参考訳です。
続きを読む -
AVX-SSE 切り替えペナルティーを回避する
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Avoiding AVX-SSE Transition Penalties」(http://software.intel.com/en-us/artic…
続きを読む -
マルチスレッド開発ガイド： 4.7 データ構造とメモリー・アクセス・パターンを最適化してデータの局所性を高める
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Optimize Data Structures and Memory Access Patterns to Improve Data Locality…
続きを読む -
クロススレッド・スタック・アクセスは競合状態か?
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Is a Cross-thread Stack Access a Race Condition?」(http://software.intel.com/…
続きを読む
