少なくとも 1 つのスレッドが送信ユニットが利用可能になるのを待機し、XVE がストールしたときのすべてのコア上のすべてのサイクルが正規化された合計。同じサイクル中に複数のストールの原因が該当する場合があります。