

高帯域幅メモリーを搭載した インテル・プロセッサの パフォーマンス最適化

インテル® Xeon® CPU マックス・シリーズのパフォーマンス・チューニングの詳細

Vamsi Sripathi インテル コーポレーション ソフトウェア・イネープリング & 最適化エンジニア

量子色力学 (QCD) は、素粒子間の強い力の相互作用の理論 / 研究です。格子 QCD は、粒子と力を空間領域と時間領域で離散化した格子として表すことにより QCD 問題を解きます。HotQCD は、高エネルギー物理学の研究コミュニティで広く使用されている C++ ハイブリッド MPI/OpenMP* 格子 QCD シミュレーション・フレームワークです。

この記事では、インテル® Xeon® CPU マックス・シリーズで最適なパフォーマンスを実現するために HotQCD に適用するパフォーマンス・チューニング手法を説明します。[インテル® Xeon® CPU マックス・シリーズ](#)とほかのインテル® Xeon® プロセッサとの主な違いは、高帯域幅メモリー (HBM) の有無です (図 1a)。簡単に言えば、HBM は DDR メモリー (シングルスタック DRAM) よりも高いメモリー帯域幅パフォーマンスを実現する 3D スタック DRAM インターフェイスです。インテル® Xeon® CPU マックス・シリーズは (CPU ソケットあたり) 最大 56 のコアと、ソケットあたり 8 個の高 DRAM ダイを 4 つスタックした HBM2e を搭載しています。スタックの各 DRAM ダイの容量は 2GB です (ソケットあたり $4 \times 8 \times 2 = 64\text{GB}$ HBM)。

パフォーマンス解析

HBM を搭載したインテルのプロセッサには、メモリー（フラット、キャッシュ、HBM のみ） および NUMA（SNC1、SNC4） など、多くの構成モードがあります。各モードの詳細は本題から外れるためここでは詳しく取り上げません。詳細は、「[インテル® Xeon® CPU マックス・シリーズ構成およびチューニング・ガイド](#)」（英語）を参照してください。この記事で使用したシステムは、HBM のみメモリーモード（DDR5 なし）と SNC4（サブ-NUMA クラスタリング -4）で構成されています（**図 1b**）。




図 1. (a) インテル® Xeon® CPU マックス・シリーズ
(b) インテル® Xeon® CPU マックス・シリーズ (HBM のみ + SNC4 モード)

HotQCD のパフォーマンス・スナップショット [1 つの RHS (右辺) ベクトルを格子サイズ 32^4 ($x=y=z=t=32$) でベンチマーク] は、最も時間を費やしている関数 (`ds1ash`、合計実行時間の 90% を消費) がメモリー帯域幅依存である (プロセッサがメモリー操作の待機時間の約 50% でストールしている) ことを示しています (**図 2**)。




図 2. インテル® VTune™ プロファイラーのマイクロアーキテクチャー全般解析を使用したベースラインのパフォーマンス・スナップショット

dslash の OpenMP* 並列領域を図 3 に示します。格子の各点で、演算子のオーバーロードにより 4 つの密行列 - ベクトル積のセットが実行されます。関数は Intel® AVX-512 組込み関数で完全にベクトル化されていて、スレッド間の同期は行われません。link_std には 2 つの行列 - ベクトル積があり、行列とベクトルはそれぞれ 9 つと 3 つのキャッシュラインで構成され、合計で $4 \times 2 \times (9 + 3) = 96$ のキャッシュラインが読み取られます。link_naik は link_std と似ていますが、行列が 7 つのキャッシュラインのみをロードして構成され、合計で $4 \times 2 \times (7 + 3) = 80$ のキャッシュラインが読み取られる点が異なります。すべてのメモリアクセスは、無視できる量のデータ再利用でキャッシュラインにアライメントされます。これは、この関数がメモリー帯域幅依存で (FLOP とバイトの比率が約 0.9)、大量の読み取りトラフィックが発生していることを明確に示しています [176(96 + 80) のキャッシュラインがすべて読み取られ、3 つのキャッシュラインのみメモリーに書き込まれます]。つまり、プロセッサが浮動小数点演算を実行するには、メモリーからデータを継続的に読み取る必要があります。

```

1495 // Baseline/default version
1496 #pragma omp parallel for schedule(static)
1497 for ( int i = 0; i < no_sites_bsf; ++i ) {
1498
1499     const int siteh_bsf = siteh_bsf_list[i];
1500
1501
1502     color_vector_simd<float_type> v, w;
1503
1504     
1505
1506     
$$W_n = \sum_{\mu=0}^4 \left[ \left( U_{n,\mu} v_{n+\mu} - U_{n-\mu,\mu}^\dagger v_{n-\mu} \right) + \left( N_{n,\mu} v_{n+3\mu} - N_{n-3\mu,\mu}^\dagger v_{n-3\mu} \right) \right]$$

1507
1508     
$$W_n = \sum_{\mu=0}^4 \left[ \left( U_{n,\mu} v_{n+\mu} - U_{n-\mu,\mu}^\dagger v_{n-\mu} \right) + \left( N_{n,\mu} v_{n+3\mu} - N_{n-3\mu,\mu}^\dagger v_{n-3\mu} \right) \right]$$

1509
1510
1511     #pragma forceinline recursive
1512     for ( int imu = 0; imu < 4; ++imu ) {
1513
1514         const new_site_shift site_up = site.shift_eo<new_up>( imu );
1515         const new_site_shift site_dn = site.shift_eo<new_dn>( imu );
1516
1517         v += _link_std.get_eo(      site      , imu )      * vec_in.get_shift( site_up );
1518         v -= _link_std.get_shift_eo( site_dn, imu ).dagger() * vec_in.get_shift( site_dn );
1519     }
1520
1521
1522     #pragma forceinline recursive
1523     for ( int imu = 0; imu < 4; ++imu ) {
1524
1525         const new_site_shift site_up = site.shift3_eo<new_up>( imu );
1526         const new_site_shift site_dn = site.shift3_eo<new_dn>( imu );
1527
1528         w += _link_naik.get_eo(      site      , imu )      * vec_in.get_shift( site_up );
1529         w -= _link_naik.get_shift_eo( site_dn, imu ).dagger() * vec_in.get_shift( site_dn );
1530     }
1531
1532
1533     #pragma forceinline recursive
1534     vec_out.stream( c_std * v + c_naik * w, siteh_bsf );
1535 }

```

図 3. HotQCD dslash のコード

メモリー・アクセス・パターン

図 4 は、内部（4次元格子の各点）ループと外部（格子点）ループの link_std ブロックの操作シーケンス（行 1517 と 1518）を示しています。同じ色は連続したメモリー領域を示し、異なる色は（一時的なメモリーアクセスのリクエストと比較して）メモリーの大きなストライドを示します。各行列（9つのキャッシュライン、CLと表記）は、外部ループ全体で 1,172 要素の一定ストライドで連続したメモリーからロードされます。1,172 の FP32 要素のストライド（1,172 x 32 バイト = 4,688 バイト）により、外部ループの反復ごとに新しい 4KB ページにアクセスすることになります。（内部ループで）ロードされる連続するベクトルも、大きなストライドにより分離されます。しかし、外部ループの反復空間では連続したアドレスストリームを形成します。行列と比較すると、ベクトルは 4KB ページをまたぐジャンプがない分、アクセスパターンは優れています。最後に、各行列 - ベクトル積は 27 のインテル® AVX-512/ZMM レジスターで完全にアンロールされます。行列には 3 x 3 x 2（複素数の実部と虚数部）= 18 の ZMM レジスターが必要です。ベクトルには、3 x 1 x 2 = 6 つの ZMM レジスターと、内部ループの結果の累積用に 3 つの ZMM レジスターが必要です。




図 4. dslash のメモリー・アクセス・パターン

ソフトウェア・プリフェッチ

インテルのプロセッサには、ストリーミングとストライド・アクセス・パターンの両方を検出できるさまざまなハードウェア・プリフェッチャー（L1\$, L2\$）がありますが（詳細は「[インテル® 64 アーキテクチャーおよび IA-32 アーキテクチャー最適化リファレンス・マニュアル](#)」を参照）、それらはすべて 4KB のページ境界内でプリフェッチし、ページをまたいでデータをフェッチしません。HotQCD の行列はページ境界を越えるストライドでアクセスされるため、ハードウェア・プリフェッチの効率は低下します。ループ本体に複数のストライド・アクセス・ストリームが存在するとさらに効率が悪化し、ハードウェア・プリフェッチャーにさらなるストレスがかかります。そこで、大きなアクセスストライドの影響を軽減するため、明示的なソフトウェア・プリフェッチを使用した場合のパフォーマンスへの影響を調査することにしました。対応する計算操作でデータが消費される前にメモリーからデータを先にフェッチするプリフェッチ命令（[x86 ISA](#)（英語）で利用可能）を発行することにより、ハードウェア・プリフェッチャーの有効性を高めることを目標とします（図 5）。




図 5. dslash とソフトウェア・プリフェッチ

ソフトウェア・プリフェッチの有効性は、主に次の 2 つの要因により決まります。

- プリフェッチ距離**：理想的なプリフェッチ距離は、ワーキングセットのサイズ、ループ本体の命令のレイテンシー、フェッチされるデータの場所（メモリ / キャッシュ）などの要因により決まります。プリフェッチが遠すぎるとプリフェッチされたデータが中間反復ワーキングセットによりキャッシュから退避される可能性があります。プリフェッチが近すぎるとメモリ階層のレイテンシーが隠蔽されません。どちらの場合も、プリフェッチ命令で生成される追加のメモリアクセス要求によりソフトウェア・プリフェッチの有用性やパフォーマンスが低下し、すでに飽和しているメモリ・パイプラインのキューにさらに負担がかかります。
- キャッシュ階層**：要求されたデータが配置されるキャッシュレベルを制御します。x86 ISA には、L1、L2、および最終レベルのキャッシュ（LLC）にデータを配置できるプリフェッチ命令があり、一時的でないアクセスの下位レベルでのキャッシュ汚染を最小限に抑える追加の制御が利用できます。一部のアプリケーションでは、メモリから L2 キャッシュへのデータのプリフェッチには長いプリフェッチ距離を使用し、L2 から L1 キャッシュへのデータのプリフェッチには短いプリフェッチ距離を使用する、マルチレベルのプリフェッチ・メカニズムが有益です。

アプリケーションでソフトウェア・プリフェッチを使用する主なメカニズムとして、インテル® コンパイラーのオプションとプリフェッチ組込み関数の 2 つがあります。ここでは、細かい制御が可能な後者を選択しました。図 6 は、距離とキャッシュ階層が異なる場合の、ソフトウェア・プリフェッチ + ハードウェア・プリフェッチャーのベースライン・パフォーマンス（ハードウェア・プリフェッチャーのみ使用）に対するスピードアップを示しています。10 回先の反復（サイト）から L2 キャッシュにデータをプリフェッチすることで、1.13 倍のスピードアップが得られます。

PF_DIST	キャッシュヒット	
	L1\$	L2\$
1	0.91	1.06
2	0.89	1.10
4	0.91	1.09
6	0.91	1.10
8	0.89	1.12
10	0.90	1.13
12	0.91	1.10
14	0.91	1.06
16	0.91	1.11
18	0.91	1.10
20	0.90	1.10
22	0.90	1.06
24	0.90	1.11

図 6. ソフトウェア・プリフェッチによるパフォーマンスの向上

メモリーレイアウト

HotQCD の重要な操作は、間接的な反復共役勾配 (CG) 法を使用して大きな行列の逆行列を計算し、線形システムを解くことです。CG が収束するまでにかかる反復は約 2,000 回です。各 CG 反復で、(前述した) 4 つの行列 - ベクトル積を計算し、次に MPI ランク間でハロー交換を行うことにより、更新されたベクトルを計算します。CG の反復全体にわたり、行列は変更されず、ベクトルのみ更新されます。最初の CG 反復では、行列をパフォーマンスの高い非ストライド/パケット形式にコピーするパターンを活用します。後続の反復では、パックされたバッファから行列をロードします (図 7 および図 8)。



図 7. dslash のパケット行列レイアウト

```

1993 int ithr_offset = i * (4 * (18 + 14) * 16);
1994 int offset = 0;
1995 su3_sind<float_type> link0, link1, link_tmp1, link_tmp2;
1996
1997 #pragma forceinline recursive
1998 for ( int imu = 0; imu < 4; ++imu ) {
1999   const new_site_shift site_up = site.shift3_eo<new_up>( imu );
2000   const new_site_shift site_dn = site.shift3_eo<new_dn>( imu );
2001
2002   link0 = _link_std.get_eo( site , imu );
2003   link1 = _link_std.get_shift_eo( site_dn, imu ).dagger();
2004
2005   v += link0 * vec_in.get_shift( site_up );
2006   v -= link1 * vec_in.get_shift( site_dn );
2007
2008 #ifdef USE_PREFETCHING
2009   _link_std.template prefetch_eo<PF_HINT>( next_site, imu );
2010   _link_std.template prefetch_eo<PF_HINT>( next_site.shift3_eo<new_dn>( imu ), imu );
2011   vec_in.template prefetch<PF_HINT>(next_site.shift3_eo<new_up>(imu));
2012   vec_in.template prefetch<PF_HINT>(next_site.shift3_eo<new_dn>(imu));
2013 #endif
2014 link0.store( ptr_buffer + ithr_offset + offset );
2015 link1.store( ptr_buffer + ithr_offset + offset + (9*16) );
2016 offset += 2*9*16;
2017
2018 #pragma forceinline recursive
2019 for ( int imu = 0; imu < 4; ++imu ) {
2020   const new_site_shift site_up = site.shift3_eo<new_up>( imu );
2021   const new_site_shift site_dn = site.shift3_eo<new_dn>( imu );
2022
2023   float *ptr1 = _link_naik.pointer_eo( site, imu );
2024   link_tmp1.load_7( ptr1 );
2025
2026   float *ptr2 = _link_naik.pointer( 2*site_dn.site_bsfc + site_dn.parity, imu );
2027   link_tmp2.load_7( ptr2 );
2028
2029   link0 = _link_naik.get_eo( site , imu );
2030   link1 = _link_naik.get_shift_eo( site_dn, imu ).dagger();
2031
2032   w += link0 * vec_in.get_shift( site_up );
2033   w -= link1 * vec_in.get_shift( site_dn );
2034
2035 #ifdef USE_PREFETCHING
2036   _link_naik.template prefetch_eo<PF_HINT>( next_site, imu );
2037   _link_naik.template prefetch_eo<PF_HINT>( next_site.shift3_eo<new_dn>( imu ), imu );
2038   vec_in.template prefetch<PF_HINT>(next_site.shift3_eo<new_up>(imu));
2039   vec_in.template prefetch<PF_HINT>(next_site.shift3_eo<new_dn>(imu));
2040 #endif
2041 link_tmp1.store_7( ptr_buffer + ithr_offset + offset );
2042 link_tmp2.store_7( ptr_buffer + ithr_offset + offset + (7*16) );
2043 offset += 2*7*16;
2044 #pragma forceinline recursive
2045 vec_out.stream( c_std * v + c_naik * w, siteh.bsfc );
2046 }

```

CG 反復 = 1 (Left side of code)

CG 反復 > 1 (Right side of code)

ネイティブ/ストライド レイアウトから読み取り (Native/stride layout reading)

連続したバッファにコピー (Copy to contiguous buffer)

パケットレイアウトから読み取り (Packet layout reading)

図 8. パケット行列レイアウトのコード

連続した行列メモリーレイアウトを利用することにより、内部ループと外部ループをまたぐストライドアクセスを回避します。ハードウェア・プリフェッチャーはネイティブレイアウトの行列（ベースライン）において、4KB を超えるストライドで大きなストレスを受けるため、この処理は特に有益です。CG には約 2,000 回の反復がかかるため、最初の反復のコピーコストは相殺されます。ネイティブレイアウトの行列をパックされたバッファにコピーする必要があるため、追加のメモリー（テストした問題サイズでは 1GB）を割り当てる必要があります。ただし、HotQCD の合計ランタイム・メモリー・フットプリントは、ソケットあたり 64GB の HBM 容量内に収まるため、これは制限要因ではありません。

図 9 は、ベースラインとパックド・メモリー・レイアウトの Intel® VTune™ プロファイラーのスナップショットを比較したものです。パックド・メモリー・レイアウトでは、命令あたりのサイクル数 (CPI) が低くなり (0.4 対 1.4)、メモリーリクエストでストールする実行スロットが少なくなります (28% 対 44%)。




図 9. ベースラインとパックドレイアウトの Intel® VTune™ プロファイラーでの比較

パックド・メモリー・レイアウトを採用することにより、HotQCD のパフォーマンスはベースラインから 1.38 倍向上します (図 10)。dslash カーネルでは 1.54 倍向上しますが、パックドレイアウトがキャッシュ汚染を引き起こし、dslash に続く後続のベクトル演算が遅くなるため、ベンチマークの数値をそのまま受け取ることはできません。この最適化を HBM を搭載していない Intel® Xeon® システムに適用すると、パフォーマンスはベースラインから 1.21 倍向上しました (図 11)。

コンポーネント	ベースライン	ベースライン + プリフェッチ	パックド形式 + プリフェッチ
dslash	1	1.14x	1.54x
HotQCD	1	1.13x	1.38x

図 10. Intel® Xeon® CPU マックス・シリーズにおける HotQCD の相対的なパフォーマンス向上

	インテル® Xeon® プロセッサ (HBM なし)	インテル® Xeon® マックス・シリーズ (HBM 搭載) による スピードアップ
ベースライン	1.00	1.66
ベースライン + プリフェッチ	1.14	1.64
バックド形式 + プリフェッチ	1.21	1.88

図 11. インテル® Xeon® プロセッサとインテル® Xeon® CPU マックス・シリーズにおける HotQCD のパフォーマンス

まとめ

最後に、要点をまとめます。

- HBM を搭載したインテル® Xeon® CPU マックス・シリーズは、同等のインテル® Xeon® プロセッサ (DDR5) と比べてパフォーマンスが大幅に (ベースラインで 1.66 倍) 向上します。
- プリフェッチにより、HBM のパフォーマンスはさらに向上します (HBM ベースラインから 1.13 倍、最適化 + HBM なしから 1.88 倍)。
- プリフェッチのパフォーマンスを適切にチューニングするには、アプリケーションのメモリー・アクセス・パターンを理解することが不可欠です。プリフェッチ命令は低コストですが、使用には注意してください。
- 4KB ページ境界をまたぐ大きなメモリー・アクセス・ストライドは、HBM のパフォーマンスにとって理想的ではありません。ストライドアクセスよりもメモリーの連続したチャンクを読み取ることを優先することで、ベースラインの 1.38 倍から 1.54 倍の最適な HBM パフォーマンスを達成できます。